Descrizione: FPGA VIEWLOGIC-BASED INTRMED UPG
Descrizione: ATMEL SYNARIO VERILOG SIM OPTION
Descrizione: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Descrizione: UNIVER DESIGN SYS VWDRAW/VIEWSIM
Descrizione: UNIV AT6000 PHYSICAL DESIGN SYS
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: CADENCE VERILOG LIB/INTRFC MAINT
Descrizione: CADENCE LIRARIES/INTRFC MAINT
Descrizione: PRO CHIP SOFTWARE LICENSE
Descrizione: INTEGRAPH SCHEM SYNTH/SIM MAINT
Descrizione: DESIGN SYS PWRVW SCHEMATIC ENTRY
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: FPGA VIEWLOGIC-BASED INTRMED UPG
Descrizione: SYNOPSYS LIBRARIES/INTRFC MAINT
Descrizione: ATMEL SYNARIO BASIC PACKAGE
Descrizione: FPGA DESIGN SYSTEM W/VIEWDRAW
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
20/05/2025