Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: FPGA VIEWLOGIC-BASED INTRMED UPG
Descrizione: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Descrizione: DESIGN SYS PWRVW SCHEMATIC ENTRY
Descrizione: FPGA VIEWLOGIC-BASED INTRMED UPG
Descrizione: INTEGRAPH SCHEM SYNTH/SIM MAINT
Descrizione: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Descrizione: UNIV AT6000 PHYSICAL DESIGN SYS
Descrizione: ATMEL SYNARIO BASIC PACKAGE
Descrizione: UNIVER DESIGN SYS VWDRAW/VIEWSIM
Descrizione: SOFTWARE DESIGN PROCHIP
Descrizione: PRO CHIP SOFTWARE LICENSE
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: ATMEL SYNARIO VERILOG SIM OPTION
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
20/05/2025