Descrizione: CADENCE LIRARIES/INTRFC MAINT
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: EXEMPLAR SYNTHESIS LIBS/INTRFC
Descrizione: SYNOPSYS LIBRARIES/INTRFC MAINT
Descrizione: INTEGRAPH SCHEM SYNTH/SIM MAINT
Descrizione: SOFTWARE DESIGN PROCHIP
Descrizione: MAINT EXEMPLAR SYNTHESIS
Descrizione: PRO CHIP SOFTWARE LICENSE
Descrizione: SYNOPSYS LIBRARIES/INTRFC MAINT
Descrizione: MENTOR V8 LIBRARIES/INTRFC MAINT
Descrizione: CADENCE VERILOG LIB/INTRFC MAINT
Descrizione: EXEMPLAR SYNTHESIS LIBS/INTRFC
Descrizione: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Descrizione: ATMEL SYNARIO VERILOG SIM OPTION
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: ATMEL SYNARIO BASIC PACKAGE
Descrizione: MENTOR V8 LIBRARIES/INTERFACE
Descrizione: UNIV AT6000 PHYSICAL DESIGN SYS
Descrizione: FPGA DESIGN SYSTEM W/VIEWDRAW
20/05/2025