Descrizione: MAINT FPGA 20K GA VIEWLOGIC SYS
Descrizione: INTEGRAPH SCHEM SYNTH/SIM MAINT
Descrizione: MAINT EXEMPLAR SYNTHESIS
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: MENTOR V8 LIBRARIES/INTERFACE
Descrizione: DESIGN SYS PWRVIEW/SIMUL 20K GAS
Descrizione: MAINT 10K VIEWLOGIC UPGRADE
Descrizione: MAINT 20K VIEWLOGIC UPGRADE
Descrizione: ATMEL SYNARIO BASIC PACKAGE
Descrizione: CADENCE LIRARIES/INTRFC MAINT
Descrizione: EXEMPLAR SYNTHESIS LIBS/INTRFC
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: EXEMPLAR SYNTHESIS LIBS/INTRFC
Descrizione: ATMEL SYNARIO VERILOG SIM OPTION
Descrizione: SOFTWARE DESIGN PROCHIP
Descrizione: MENTOR V8 LIBRARIES/INTRFC MAINT
Descrizione: SYNOPSYS LIBRARIES/INTRFC MAINT
Descrizione: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Descrizione: ATMEL SYNARIO VHDL SYNTHESIS OPT
Descrizione: CADENCE VERILOG LIB/INTRFC MAINT
20/05/2025