Secondo i rapporti, TSMC sta per completare la ricerca e lo sviluppo del packaging CHIP Advanced (PLP) a livello di panel e piani per iniziare la produzione su piccola scala intorno al 2027.
Per soddisfare la domanda di chip di intelligenza artificiale più potenti, l'imballaggio a livello avanzato a livello di pannello utilizzerà substrati quadrati che possono ospitare più semiconduttori anziché substrati circolari da 300 mm tradizionali.
Due fonti hanno rivelato che la prima generazione della nuova tecnologia di imballaggio di TSMC utilizzerà substrati da 310 mm x 310 mm.Questo è molto più piccolo delle dimensioni di 510 mm x 515 mm precedentemente testate dai produttori di chip, ma fornisce ancora più superficie rispetto ai tradizionali wafer circolari.
TSMC sta accelerando i suoi progressi di sviluppo.La fonte ha affermato che la società sta costruendo una linea di produzione pilota a Taoyuan City, Taiwan, in Cina, con l'obiettivo di iniziare la produzione su piccola scala intorno al 2027.
Il più grande fornitore di packaging e test di pacchetti chip al mondo, Riyueguang, ha confermato in precedenza che sta costruendo una linea di imballaggio a livello di pannello con substrati da 600 mm × 600 mm.Tuttavia, quando ha appreso che la dimensione di partenza di TSMC era relativamente piccola, ha deciso di costruire un'altra linea di produzione di prova a Kaohsiung con le stesse dimensioni di TSMC.
Una volta l'imballaggio CHIP era considerato con requisiti tecnici inferiori rispetto alla produzione di chip.Tuttavia, per i chip di calcolo dell'intelligenza artificiale, i metodi di imballaggio avanzati come la tecnologia di imballaggio TSMC Cowos sono diventati altrettanto importanti come produzione di chip.Questo perché la tecnologia di imballaggio avanzata può integrare GPU, CPU e memoria ad alta larghezza di banda (HBM) in un singolo supercomputer, come Blackwell di Nvidia.Broadcom, Amazon, Google e AMD fanno anche affidamento sulla tecnologia Cowos di TSMC per soddisfare le loro esigenze di imballaggio dei chip.
